<small id="vrfqa"><code id="vrfqa"></code></small>

    1. <ruby id="vrfqa"><table id="vrfqa"></table></ruby>

      
      
        <strong id="vrfqa"></strong>
        1. 24小時聯系電話:18217114652、13661815404

          中文

          您當前的位置:
          首頁>
          電子資訊>
          行業資訊>
          布線 PCB 差分對時您...

          行業資訊

          布線 PCB 差分對時您真正需要了解的內容


          布線 PCB 差分對時您真正需要了解的內容

          您可以分辨出什么時候不那么清楚。同樣的問題一次又一次地出現。您詢問三位專家關于在 PCB 上布線差分對的問題,您會得到三個不同的答案。路由差分對可以是這樣。為什么?因為這取決于”——具體取決于這些對攜帶的信號以及您正在創建的 PCB 類型。差分對路由的基本事實

          扇出和末端布線

          在兩端分別平衡扇出和末端布線模式 。當您到達右側的接收器時,請執行與在驅動程序端相同的操作。這樣做時根本不要考慮耦合部分內的長度。一旦 TRUE  COMPLEMENT 耦合,信號就會以不同的方式傳播。我認為耦合部分是蘋果,扇出和末端布線是橘子——除非你想要水果沙拉,否則你不能在橘子里加蘋果!

          轉角和曲線

          如果您只想要良好的信號完整性,請不要使拐角小于 135°。許多設備應用筆記告訴你同樣的事情。該角度適用于 45° 布線。您會聽到曲線可為您提供更好的信號完整性,但對于大多數 PCB 走線——即使是非??焖俚男盘?span>——情況并非如此。弄錯曲線會使情況變得更糟——“錯誤的含義并不總是顯而易見的。

          如果您在 flex 上布線,則需要曲線,但這是出于機械原因。您必須遵循機械約束,因此需要確保在此過程中不會破壞信號完整性。

          匹配其他差分對

          僅在耦合部分增加長度,并保持線對一直耦合,因為差分阻抗和每單位長度的延遲與單端值不同——即使在同一線對中也是如此。

          差分對和單端信號之間的匹配

          在這種情況下,您幾乎總是需要增加線對的長度,而不是單端信號。與對之間的匹配一樣,僅在耦合部分增加長度。應用說明或標準文檔會告訴您多少。

          差分對內的匹配

          現在您會記得我們分別匹配了扇出和端部布線,所以這不是我在這里談論的內容。這是關于耦合路由部分中出現的差異。這有時稱為 相位匹配。理想的情況是 TRUE  COMPLEMENT 以完美互補的和諧方式一起旅行,如下圖左側所示。沒有完美的東西,所以我們盡可能地接近它。上升沿和下降沿越快,相位匹配要求就越復雜。當較慢的邊沿異相時,相位差不會對信號產生太大影響。您可以在中間和右側的圖片中看到這一點。當 TRUE  COMPLEMENT 從低到高或從高到低改變狀態。

          陷阱是認為您可以將長度差異添加到較短的邊,靠近角落的某處。這些有時被稱為 相位顛簸。不僅如此,因為凸塊的耦合方式不同,并且這些拐角處的耦合變得非常模糊。您必須嚴格遵循有關這些顛簸應該是什么樣子的建議。如果你真的不需要相位顛簸,那么我的建議是不要添加它們。

          最好的起點是平衡 135° 左右轉彎的次數,并盡量減少轉彎次數。之后,如果需要,您可以使用相位顛簸來補償任何剩余的差異。

          現實世界

          這些 PCI Express 信號正在從高速 FPGA I/O bank 傳送到它們的連接器。我想您可以看到,除了我提到的內容之外,還有很多需要考慮的內容。

          請輸入搜索關鍵字

          確定
          色鲁99热99re超碰精品_91精品一区二区三区无码吞精_亚洲国产欧洲综合997久久_一级a性色生活片久久无

            <small id="vrfqa"><code id="vrfqa"></code></small>

            1. <ruby id="vrfqa"><table id="vrfqa"></table></ruby>

              
              
                <strong id="vrfqa"></strong>